NMOS 커패시터 튜토리얼 (파트 B): 밴드 벤딩, 전하, 표면 전위

1. 소개

파트 A에서는 2D NMOS 커패시터 시뮬레이션을 설정하고 실행하는 데 집중했습니다. 이 절에서는 솔버 출력의 물리적 해석으로 넘어갑니다. 아래에 제시된 모든 그림은 시뮬레이션 출력의 snapshots 디렉터리에서 생성된 것이며, 서로 다른 인가 게이트 전압에 해당합니다.

전체적으로 염두에 두어야 할 핵심 개념은 NMOS 커패시터가 정전기학에 의해 지배된다는 점입니다: 인가된 게이트 전압은 실리콘 내부의 전하를 재분포시키고, 이는 다시 에너지 밴드를 굽히며 Si/SiO₂ 계면에서 표면 전위를 설정합니다.

2. 정전기 전위와 표면 전위

분석은 먼저 푸아송 방정식이 푸는 기본 물리량인 정전기 전위(phi.csv)를 살펴보는 것에서 시작합니다. 전위는 인가된 게이트 전압이 SiO₂ 산화막과 실리콘 사이에 어떻게 분배되는지를 직접 보여 주며, 따라서 이후의 모든 밴드 벤딩을 제어하는 정전기적 경계 조건을 설정합니다.

NMOS 커패시터에서는 인가 전압이 구조 전체에 균일하게 떨어지지 않습니다. 대신 산화막과 실리콘 사이의 전압 분할은 이들의 상대 유전율과 두께에 의해 지배됩니다. 더 낮은 유전율을 갖는 산화막은 얇은 영역에 걸쳐 강한 전기장을 지탱하고, 반면 실리콘은 바이어스에 따라 범위가 달라지는 공간 전하 영역을 형성함으로써 응답합니다. 이러한 효과는 정전기 전위 프로파일에서 직접 확인할 수 있습니다.

정전기 전위는 snapshots 출력을 사용하여 시각화됩니다. 시뮬레이션이 끝난 후 Output 탭으로 이동하고 (?? 참조) snapshots 디렉터리를 더블 클릭하여 스냅샷 창을 엽니다.

스냅샷 창 안에서 파란색 플러스 아이콘을 클릭하여 플롯 항목을 추가한 다음, File to plot 열의 드롭다운 메뉴를 사용하여 phi.csv를 선택합니다. 각 표면은 바이어스 스윕에서 서로 다른 게이트 전압에서의 정전기 전위에 해당합니다. 슬라이더 바를 사용하면 전압을 따라 스크롤하면서 인가된 게이트 바이어스의 함수로 전위가 어떻게 변하는지 탐색할 수 있습니다.

음의 게이트 바이어스에서는 전위가 산화막을 가로질러 급격히 변하지만 벌크 실리콘에서는 거의 일정하게 유지됩니다. 이는 p형 실리콘이 인가된 전기장을 차폐하기 위해 전하를 쉽게 재배열할 수 있음을 의미하며, 그 결과 기판 깊은 곳에서는 전기장이 약하게만 남습니다. 게이트 전압이 양으로 바뀌면, 실리콘은 더 이상 전기장을 완전히 차폐할 수 없습니다. Si/SiO₂ 계면 근처에 뚜렷한 전위 구배가 형성되며, 이는 게이트 바이어스와 함께 폭이 증가하는 공핍 영역을 정의합니다. 이 표면 전위는 에너지 밴드가 어떻게 굽어질지를 결정하는 핵심 물리량입니다.

다음 절에서는 전도대와 가전자대의 에지들을 살펴볼 것입니다. 이 밴드 프로파일들은 새로운 물리를 도입하는 것이 아니라, 여기서 분석한 정전기 전위 분포의 직접적인 결과입니다.

3. 전도대 및 가전자대 밴드 벤딩

이제 서로 다른 인가 게이트 전압에 대해 위치의 함수로서 전도대(Ec.csv)와 가전자대(Ev.csv)를 살펴봅니다. 이들을 함께 플롯하면 실리콘 내 밴드 벤딩을 직접 시각화할 수 있으며, 이는 앞 절에서 분석한 정전기 전위의 즉각적인 결과입니다.

플롯을 해석하기 전에 밴드 에지가 어떻게 정의되는지 상기하는 것이 유용합니다. 여기서 사용되는 drift–diffusion 정식화에서 전도대와 가전자대 에너지는 정전기 전위 phi와 다음과 같이 관련됩니다.

E_c(x) = −χ − q φ(x)

그리고

E_v(x) = −χ − E_g − q φ(x)

여기서 χ는 전자 친화도, E_g는 밴드갭, 그리고 φ(x)는 정전기 전위입니다. 두 밴드 에지가 모두 phi에 선형적으로 의존하므로, 정전기 전위의 모든 공간적 변화는 전도대와 가전자대의 벤딩으로 직접 나타납니다.

밴드 에지는 snapshots 출력을 사용하여 시각화됩니다. 앞서와 같이 Output 탭에서 스냅샷 뷰어를 연 뒤, 파란색 플러스 아이콘을 두 번 클릭하여 두 개의 플롯 항목을 추가합니다. 첫 번째 항목에는 Ec.csv를, 두 번째 항목에는 Ev.csv를 선택합니다. 이렇게 하면 전도대 및 가전자대 에지를 위치와 인가 게이트 전압의 함수로서 3차원으로 함께 볼 수 있습니다.

음의 게이트 바이어스에서는 전도대와 가전자대가 모두 Si/SiO₂ 계면 근처에서 위쪽으로 굽어집니다. 밴드 에지가 정전기 전위를 따라가므로, 이러한 위쪽 벤딩은 벌크에 비해 표면 전위가 증가했음을 반영합니다. 밴드 프로파일만으로도 표면 영역이 정공이 풍부한 정전기적 구성으로 구동되고 있음을 추론할 수 있습니다.

게이트 전압이 양이 되면 밴드는 계면 근처에서 아래쪽으로 굽어집니다. 이 곡률 변화는 표면 전위가 감소하고 실리콘에 공핍 영역이 형성됨을 나타냅니다. 이 단계에서 NMOS 커패시터는 정전기적으로 공핍되었지만 아직 반전되지는 않았습니다. 이 결론에 도달하기 위해 캐리어 밀도에 대한 어떠한 가정도 필요하지 않습니다—밴드 벤딩 자체가 기저 정전기학을 직접적으로 담고 있습니다.

4. 자유 캐리어 밀도

이제 실리콘 내 자유 캐리어 밀도를 살펴봄으로써 NMOS 커패시터의 정전기적 응답을 명시적으로 드러냅니다. Figure ??– ??는 대표적인 게이트 전압에서 snapshots 출력으로부터 추출한 정공 밀도(Q_pfree.csv)와 전자 밀도(Q_nfree.csv)를 보여줍니다. 스냅샷 뷰어에서는 색상 할당이 순전히 플롯 순서에 의해 결정됩니다: 첫 번째로 추가된 물리량은 파란색으로, 그리고 두 번째는 빨간색으로 렌더링됩니다. 여기 제시된 그림에서는 전자(Q_nfree.csv)가 먼저 플롯되었기 때문에 파란색으로 나타나고, 정공(Q_pfree.csv)은 두 번째로 플롯되어 빨간색으로 나타납니다. 이 파일들을 반대 순서로 추가하면 색상도 반대로 바뀝니다.

음의 게이트 바이어스에서 (Fig. ??), 빨간색 표면은 정공 밀도에 해당합니다. Si/SiO₂ 계면에서 급격한 증가가 보이며, 이는 정공의 정전기적 축적을 나타냅니다. 파란색 표면(전자 밀도)은 실리콘 전체에서 무시할 수 있을 만큼 작으며, 이는 음의 바이어스 하의 p형 기판과 일치합니다. 게이트 바이어스가 0에 가까워지도록 증가하면 (Fig. ??), 계면 근처의 빨간색 표면의 크기가 감소합니다. 정공은 표면에서 밀려나고, 이동 가능한 전하가 감소한 영역이 형성됩니다. 이는 공핍의 시작을 의미하며, 여기서는 공간 전하가 점점 더 자유 캐리어보다 고정된 이온화 억셉터에 의해 지배됩니다.

양의 게이트 바이어스 하에서는 (Fig. ??), 계면 근처의 정공 밀도(빨간색)가 크게 억제되어 뚜렷한 공핍 영역이 정의됩니다. 전자 밀도(파란색)는 이 바이어스 범위 전체에서 여전히 낮으며, 이는 장치가 아직 강한 반전 상태에 들어가지 않았음을 보여줍니다.

이러한 캐리어 밀도 플롯들은 앞서 전위 및 밴드 에지 다이어그램으로부터 추론한 정전기적 그림을 직접적이고 정량적으로 확인해 줍니다. 이들은 실리콘 내부에서 이동 가능한 전하가 재분포됨으로써 축적과 공핍이 어떻게 발생하는지를 명시적으로 보여줍니다. 표면 전하를 전자가 지배하는 강한 반전으로의 전이는 이후 튜토리얼로 미룹니다.

5. 페르미 준위와 밴드 점유

이제 snapshots 출력의 전도대(Ec.csv), 가전자대(Ev.csv), 그리고 전자 및 정공 준페르미 준위(Fn.csv 및 Fp.csv)를 함께 플롯하여 에너지 밴드와 캐리어 통계를 결합합니다. 이 물리량들을 함께 보면 NMOS 커패시터의 정전기학뿐만 아니라, 바이어스 하에서 캐리어가 이용 가능한 상태를 어떻게 점유하는지도 설명할 수 있습니다.

??에 보인 플롯을 재현하려면, Output 탭을 열고 snapshots 디렉터리를 더블 클릭한 뒤, 파란색 플러스 아이콘을 사용하여 네 개의 플롯 항목을 추가합니다. 순서대로 다음을 선택합니다:

• Fn.csv — 전자 준페르미 준위
• Fp.csv — 정공 준페르미 준위
• Ec.csv — 전도대 에지
• Ev.csv — 가전자대 에지

스냅샷 뷰어는 플로팅 순서에 따라 색상을 할당합니다: 첫 번째 물리량은 파란색, 두 번째는 빨간색이며, 이후 항목도 순서대로 이어집니다. 여기 제시된 그림에서는 준페르미 준위가 밴드 위에 나타나며, 전자와 정공이 색상으로 명확히 구분됩니다. 파일을 추가하는 순서를 바꾸면 색상도 그에 따라 바뀝니다.

스냅샷 창 하단의 슬라이더를 사용하여 전압 스윕을 따라 이동하십시오. 이를 통해 인가 게이트 바이어스의 함수로 밴드 에지와 준페르미 준위가 어떻게 연속적으로 변화하는지를 추적할 수 있습니다.

물리적으로, 이러한 거동은 NMOS 커패시터에서 정확히 예상되는 것입니다. 구조에는 소스–드레인 경로가 없고 DC 전류도 흐르지 않습니다. 그 결과, 전자와 정공 준페르미 준위는 서로 매우 가깝고 장치 전체에서 거의 평평하게 유지됩니다. 나타나는 작은 분리는 유한한 바이어스 스텝에 의한 수치적 인공물일 뿐이며, 지속적인 캐리어 수송을 의미하지는 않습니다.

따라서 앞서 관찰한 밴드 벤딩은 전적으로 정전기학에 의해 구동됩니다: 게이트 전압은 정전기 전위를 변화시키고, 이는 다음 관계에 따라 밴드 에지를 이동시킵니다:

E_c(x) = −q φ(x) − χ     and     E_v(x) = E_c(x) − E_g

여기서 φ는 정전기 전위, χ는 전자 친화도, E_g는 밴드갭입니다. 준페르미 준위는 단지 이 밴드들이 국소적으로 어떻게 점유되는지를 나타낼 뿐이며; 순수한 정전기적 MOS 커패시터에서는 이들이 서로 벌어지지 않습니다.